![Cadence Concept-HDL&Allegro原理图与电路板设计](https://wfqqreader-1252317822.image.myqcloud.com/cover/863/653863/b_653863.jpg)
4.4 DATA设计的创建
1.DATA原理图的创建
(1)在项目管理器窗口,单击Design Entry,DATA设计的页面被打开。
(2)选择File→Save命令,然后再选择Text→Update Sheet Variables命令。
(3)放大右下角区域,在标题栏显示设计和设计者的名称,如图4-4-1所示。
(4)Page选框显示“1 OF 1”。
(5)选择View→Zoom Fit命令。
(6)除非特别指定,一般从classlib库添加元件。要从每个元件列表中选择打包模式,选择ACT574、RES、CAP(极性)、GND。
注意
RES元件有水平和垂直两种放置方式;极性CAP有四种放置方式。添加这些元件时,单击鼠标右键选择合适的放置方式。
2.添加DAAMP模块
(1)在Component Browser对话框中,选择daamp_module_lib库并在Cells下选择daamp,单击Add按钮,如图4-4-2所示。
![](https://epubservercos.yuewen.com/7C0837/3591133103604701/epubprivate/OEBPS/Images/Figure-0052-01.jpg?sign=1738884087-IFpsEdj4Fn4a7U0vB1CQRWDRNcj15CIS-0-43272ac636095611531d5800842ac4e2)
图4-4-1 标题栏
![](https://epubservercos.yuewen.com/7C0837/3591133103604701/epubprivate/OEBPS/Images/Figure-0052-02.jpg?sign=1738884087-wEJgo4wkapAzMeBSWb1rnmln14r5UWJz-0-26ae676049a17a33089231dbd6460cb8)
图4-4-2 设置Component Browser对话框
(2)参考附录B中的原理图,添加两个daamp元件。
(3)参考附录B中的原理图,添加导线。确保总线VD<7..0>和电阻连接。
(4)标记所有网络除了连接ACT574元件的总线。参考附录B中的原理图,配置总线编号。
3.总线分支的命名
(1)放大ACT574元件,选择Wire→Bus Name命令。
(2)在Bus Name区域输入VD,如图4-4-3所示。
(3)MSB区域设置为7,单击OK按钮。
(4)双击定义一列和总线VD<7..0>相连的支线,鼠标从最底端的导线开始画,如图4-4-4所示。导线被自动命名,如图4-4-5所示。
![](https://epubservercos.yuewen.com/7C0837/3591133103604701/epubprivate/OEBPS/Images/Figure-0053-01.jpg?sign=1738884087-mdo23vUWrUdbBrTedBdq3OPEsS9bYqNY-0-204bb8b1b36283805488c1e7ea4269fd)
图4-4-3 Bus Name对话框
![](https://epubservercos.yuewen.com/7C0837/3591133103604701/epubprivate/OEBPS/Images/Figure-0053-02.jpg?sign=1738884087-kv6y9som56jM4QoaqS4ddd9haVgCvvJd-0-7d37858f5bf823a158a9f9c97ba65994)
图4-4-4 鼠标从最底端的导线开始画
注意
用这种方法同样可以给导线命名。从连通性的角度看,这些信号的名称是可选的。要确保支线的名称和总线的名称不重复。如果重复,总线可以优先使用这个名称。
(5)用Wire→Bus Name命令标记该页其他导线的名称,如图4-4-6所示。保存设计。
![](https://epubservercos.yuewen.com/7C0837/3591133103604701/epubprivate/OEBPS/Images/Figure-0053-03.jpg?sign=1738884087-mKGiEA3QdML3xehgM8mHpYBG5E3a7JDK-0-a1db930688ab8cf3859d1a3b4e2973b4)
图4-4-5 导线自动命名
![](https://epubservercos.yuewen.com/7C0837/3591133103604701/epubprivate/OEBPS/Images/Figure-0053-04.jpg?sign=1738884087-UR7tCjpzqkOgXNsLvzPaeCKDieUOclrc-0-b53bf99d16e344763520beb7873a48b2)
图4-4-6 菜单栏
4.为DATA原理图添加端口
(1)从standard库添加4个inport和2个outport信号源,如图4-4-7所示。
![](https://epubservercos.yuewen.com/7C0837/3591133103604701/epubprivate/OEBPS/Images/Figure-0053-05.jpg?sign=1738884087-PTkEqv6tcKUVaDcMMdHzkQtbww0j5zIa-0-317dca5a24bad18b4891d28def5a8422)
图4-4-7 添加inport信号源
(2)保存设计。
5.创建DATA模块
(1)选择Tools→Generate View命令制作模块,如图4-4-8所示。
(2)选择File→Open命令打开DATA方框图,如图4-4-9所示。
![](https://epubservercos.yuewen.com/7C0837/3591133103604701/epubprivate/OEBPS/Images/Figure-0054-01.jpg?sign=1738884087-2GCP8GazkaThxmlJjwH5XtqzXLK1p2MW-0-95a9dea888dcf48bceb72e01dd38e072)
图4-4-8 菜单栏
![](https://epubservercos.yuewen.com/7C0837/3591133103604701/epubprivate/OEBPS/Images/Figure-0054-02.jpg?sign=1738884087-uVFAJYJsIyo1QPdha6ikZ91KxNuTsC40-0-0d57cd44305f96d4070446423dc73757)
图4-4-9 打开DATA
(3)移动引脚以便和图4-4-9匹配。保存方框图并退出DE HDL。